Mémoire cache d'ordinateur et procédé de production de signaux de commande d'une telle mémoire.

摘要

Mémoire cache système (207) à zéro état d'attente destinée à être utilisée dans des systèmes d'ordinateur. La présente invention utilise des groupes de mémoires vives statiques asynchrones non entrelacées moyennant des lignes de commande séparées. Un fonctionnement avec zéro état d'attente est obtenu (202) en corrélant des signaux de commande sur la mémoire cache à des signaux d'horloge de commande utilisés par le processeur de telle sorte qu'il y ait un retard de zéro lors de la fourniture du signal d'horloge système et des signaux de commande de cache. Un accès par salve de processeur (201) à la mémoire est supporté par un séquenceur interne qui détermine des adresses de salve suivantes sur la base d'une adresse de salve initiale produite par le processeur.