视频图像显示存储器调序逻辑电路及方法

摘要

一种用于视频图像显示存储器(VRAM)的调序方法，其特征是在利用块写入模式将压缩后的数据按顺序写入由多个存储器单元组成的存储器中之前，对压缩数据的毕特位置进行重新排序，使得数据毕特能够如所要求的那样，相邻的毕特存入相邻的存储器单元中，因而在普通模式下，能够进行正确的数据读出。一种插入在压缩数据输入与实际数据总线之间的调序逻辑电路，它包括一多路转接器，将其输入口上的各个毕特传送到不同于正常模式下的输出口。

主权项

1.一种图像处理系统，包括一根地址总线、一根M毕特数据总线和多个存储器，每一存储器连接上述地址总线，并具有一个N毕特数据端口和一个用在块写入方式下的相应的N毕特专用寄存器，每一存储器可在通常模式和块写入模式下通过地址总线寻址，在通常模式下，存储器在对应于从地址总线上接收到的一个地址的一个存储区域中存储来自N毕特数据端口的N毕特数据，或者从对应于接收自地址总线的一个地址的一个存储区域中取出N毕特数据至N毕特数据端口，而在块写入模式下，根据从N毕特数据端口接收到的各个毕特是否为逻辑1或0，利用该各个毕特来控制相应的专用寄存器中的N毕特数据是否转移至与地址总线上接收到的一个地址相对应的存储区域中，其特征在于，还包括：一个调序电路，设置在M毕特数据总线与各存储器的N毕特数据端口之间，它具有一个通常模式，以通常写入操作次序将各存储器的N毕特数据端口的各个毕特连到M毕特数据总线的对应的单个毕特，还具有一个块写入模式，以不同于通常写入操作次序的压缩数据字次序将各存储器的N毕特数据端口的各个毕特连接到M毕特数据总线的各个毕特。