Integrated buffer circuit.

摘要

Eine integrierte Pufferschaltung enthält zwei in Serie zueinander geschaltete Inverter I1, I2. Der erste Inverter I1 enthält einen n-Kanal-Transistor N1 und eine Konstantstromquelle I. Die Source des n-Kanal-Transistors N1 ist mit einem ersten Versorgungspotential VSS verbunden. Die Drain des n-Kanal-Transistors N1 ist mit der Konstantstromquelle I über einen ersten Enable-Transistor EN1 verbunden. Parallel zur Konstantstromquelle I ist ein zweiter Enable-Transistor EN2 geschaltet. Die Gates der Enable-Transistoren EN1, EN2 sind mit einem Enable-Eingang EN der Pufferschaltung verbunden. Mittels eines daran anliegenden Enable-Signals &sl0;EN läßt sich die Pufferschaltung beim Auftreten von Störungen mit einem bekannten zeitlichen Verlauf deaktivieren. Als Konstantstromquelle I kann ein MOS-Transistor P2 dienen, der an ein zweites Versorgungspotential VDD angeschlossen ist und an dessen Gate ein Referenzpotential Vref anliegt mit einem Wert, der stets eine konstante Differenz zum zweiten Versorgungspotential VDD aufweist. Der MOS-Transistor P2 ist im Betrieb leitend. <IMAGE>