包括多重误差检验与校正电路的半导体存储器

摘要

半导体存储器，包括：分成许多副单元组的存储单元组，各副单元组既有正常存储单元又有奇偶校验单元；许多读出放大器组，各接到副单元组中的各单元，用于对来自副单元组的单元数据执行读出操作；许多误差检验与校正电路，各接到各读出放大器组，以修正单元数据中的出错位；以及，各连接到误差检验与校正电路的输出译码器；当该存储器在正常方式下工作，就选择副单元组之一，当其按页式工作时，则选择全部副单元组。

主权项

1、半导体存储器件，包括：分成许多副单元阵列的存储单元阵列，每个所述副单元阵列既有正常存储单元又有奇偶校验单元；许多读出放大器组，每个都接到所述许多副单元阵列中的各个阵列，用于执行来自所述副单元阵列的单元数据的读出操作；许多误差检验与校正电路，每个都连接到各所述读出放大器组，用于修正在所述单元数据内的出错比特；及输出译码器，各接到所述误差检验与校正电路的各个输出端；其中当所述半导体存储器件必须按正常方式工作时，就选择其中一个所述副单元阵列，当所述半导体存储器件必须按页面方式工作时，选择所有所述副单元阵列。