发明名称 Device for rearranging the bit rate of virtual circuits in a time multiplexed asynchronous transmission.
摘要 <p>Le dispositif comporte une mémoire de cellules MC comportant r tampons de circuits virtuels (MC1,...MC2). Les cellules sortantes de MC, sur un multiplex portant DNO sont lues par un circuit de sélection d'adresse de lecture (21). Selon l'invention, le circuit comporte aussi des premiers moyens de correspondance : canal activé-rang de priorité (5, 9, 12), une table de synthèse de rythmes (13), des deuxièmes moyens de correspondance : fréquence de signal synthétisé-débit de canal activé (5, 11, 13), un automate de constitution d'un échéancier des canaux activés (16), et des moyens de choix du canal le plus prioritaire, à chaque temps cellule (12, 16, 18, 19). &lt;IMAGE&gt;</p>
申请公布号 EP0585996(A1) 申请公布日期 1994.03.09
申请号 EP19930202296 申请日期 1993.08.04
申请人 T.R.T. TELECOMMUNICATIONS RADIOELECTRIQUES ET TELEPHONIQUES;PHILIPS ELECTRONICS N.V. 发明人 DAMIEN, SOUAD
分类号 H04L7/00;H04J3/24;H04L12/56;(IPC1-7):H04J3/16 主分类号 H04L7/00
代理机构 代理人
主权项
地址