METHOD FOR MANUFACTURING GRAIN BOUNDARY INSULATION TYPE LAYERED CERAMIC CHIP CAPACITOR AND SERAMIC DIELECTRIC RAW MATERIAL COMPOSITION,申请号JP19920181609-传众专利搜索

发明名称	METHOD FOR MANUFACTURING GRAIN BOUNDARY INSULATION TYPE LAYERED CERAMIC CHIP CAPACITOR AND SERAMIC DIELECTRIC RAW MATERIAL COMPOSITION
摘要
申请公布号	JPH0629142(A)	申请公布日期	1994.02.04
申请号	JP19920181609	申请日期	1992.06.17
申请人	SAIETSUKUSU KK	发明人	TAKAHASHI YASUNORI
分类号	H01G4/12;(IPC1-7):H01G4/12	主分类号	H01G4/12
代理机构		代理人
主权项
地址