发明名称 Décodeur et procédé de décodage de codes à longueur variable.
摘要 <p><P>Un ensemble de codes de longueur variable sont classés en un ensemble de groupes sur la base d'une chaîne de bits prédéterminée de chaque code. Un espace d'adresse d'une mémoire de table (21a) est divisé en un ensemble de blocs qui correspondent respectivement aux groupes. Un circuit de sélection de blocs (22) sélectionne l'un quelconque des blocs sur la base de la chaîne de bits prédéterminée (B0-B5) du code de longueur variable qui lui est appliqué. Un sélecteur de bits (23) réagit à un signal de sortie du circuit de sélection de blocs (22) en appliquant à la mémoire de table (21a), à titre de signal d'adresse, la chaîne de bits correspondante du code de longueur variable qui est appliqué.</P></p>
申请公布号 FR2694425(A1) 申请公布日期 1994.02.04
申请号 FR19930009357 申请日期 1993.07.29
申请人 MITSUBISHI DENKI KK 发明人 SHINICHI URAMOTO
分类号 G06F5/00;G06T9/00;H03M7/42;H04N1/41;H04N19/42;H04N19/423;H04N19/426;H04N19/44;H04N19/60;H04N19/625;H04N19/91;(IPC1-7):G06F12/04;H03M7/50;H04N7/133 主分类号 G06F5/00
代理机构 代理人
主权项
地址
您可能感兴趣的专利