| 摘要 |
L'invention concerne un système informatique comportant plusieurs processeurs (P1, P2, P3) reliés entre eux et à chacun desquels est associée une mémoire (S1, S2, S3), chaque mémoire (S1, S2, S3) présentant une zone de mémoire commune (SB) à laquelle ont accès les processeurs (P1, P2, P3). Pour synchroniser les changements de régime de fonctionnement (BZ0, BZ1, BZ2) des processeurs (P1, P2, P3) et/ou pour un traitement synchrone des tâches des processeurs, le processeur atteignant en premier un point de synchronisation déterminé (MP1, MP2; WP1 ... WP3) inscrit un ensemble de données dans la zone de mémoire commune et des contrôleurs d'interruption (IC1, IC2, IC3) associés aux processeurs (P1, P2, P3) produisent ainsi des signaux d'interruption et déclenchent le changement d'état de fonctionnement ou le traitement synchrone des tâches. L'invention trouve des applications dans les systèmes multiprocesseurs, les systèmes informatiques redondants et les systèmes de commande par programmes enregistrés. |
