| 主权项 |
1﹒一种以电操作可直接重写之多位元单细胞记忆 元件,包含有:一个构成一 单细胞记忆元件的记忆材料体,让记忆材料的特征 在于(1)有相当大动 态范围的电阻値,及(2)能因应选定之电输入信号, 而设定成该动态范 围内多値电阻値中的一个,以使该单细胞具有多位 元储存能力;一对分隔 开设宜之接点,以供供应该电输入信号来将该记忆 材料设定成为自该动态 范围内所选出之一电阻値;以及不论该材料原先之 电阻値为何,该单细胞 记忆材料均可藉着该选定之电信号而设定成该动 态范围内的任何电阻値。 2﹒根据申请专利范围第1项之记忆元件,其中该单 细胞包含一个由均匀硫族 化合物记忆材料所构成之单石物体,该记忆材料体 之厚度为500至50 00埃。 3﹒根据申请专利范围第1项之记忆元件,其中该电 阻値动态范围至少可提供 四个可侦测出之不同位准电阻値。 4﹒根据申请专利范围第1项之记忆元件,其中该记 忆材料系自包含有Se, Te,Ge,Sb及其混合物或合金之族群中选出的。 5﹒根据申请专利范围第4项之记忆元件,其中该记 忆材料包含Te,Ge, Sb,而其比例为化TeGebSbSb100─(a+b)其中该等下 标是原子百分比,总合为100%的组成元素,而40≦a≦ 58,且8 ≦b≦40。 6﹒根据申请专利范围第1项之记忆元件,其中该记 忆材料体是设置在一个直 径少于2微米的细孔内。 7﹒根据申请专利范围第1项之记忆元件,其中该选 定来将该记忆材料设定成 该动态范围内任何电阻値之度信号至少是一个1至 25伏特而具有少于约 500应秒之信号长度5的电信号脉波。 8﹒根据申请专利范围第1项之记忆元件,其中该选 定电信号是多个电信号脉 波,一反馈回路用以启动另外的脉波,以确保该记 忆元件是设定在该选定 之电阻値上。 9﹒根据申请专利范围第1项之记忆元件,其中该记 忆材料体及该等接点形成 一个薄膜材料矩阵阵列,其中该阵列中之每一记忆 元件均是以薄膜隔离装 置与该阵列中之其它记忆元件以可定址的方式隔 脽开,因而可构成一个由 分隔开而可定址之高密度多位元记忆细胞所构成 之二度空间多阶层阵列。 10﹒一种由可直接重写多阶层单细胞记忆元件所 构成之电操作记忆器阵列, 包含有:一基体;多个分隔开而可定址之电激发可 直接重写多阶层单细 胞记忆元件,系分隔开地设置在该基体上之多个行 和多个列之内;每一 分隔开之记忆元件均有一隔离装置与之相关,以将 该记亿元件与该等多 个记忆元件之其它者电隔离开;该等单细胞记忆元 件之每一者均是由一 记忆材料组所构成;该记忆材料具有一可电调整之 费米能阶位置,该位 置的特征在于可在相当大动态范围之大致不同电 阻値内调整,但仍维持 相当固定之光能带隙;该材料之特征在于可因应一 选定之电输入信号而 设定成该动态范围内多个电阻値之一,而使该等单 细胞记忆元件具有多 阶层之储存能力;该等记忆元件之每一个包含有一 对分隔开设置之接点 ,用以供应该电输入信号,以将该记忆材料设定成 自该动态范围内所选 定之电阻値,该二个接点可提供做为自该记忆材料 上读取所储存之资料 或将资料写入该记忆材料内之接头;该单细胞记忆 材料可经由该选定之 电信号而设定成该动态范围内之任何电阻値,而不 论该材料原先设定之 値为何,且该材料可在设定信号中止后,仍维持设 定在该値上;以及位 址线,系在每一记忆元件之一侧和该记亿材料体做 电接触,并在每一记 忆元件之另一侧和该隔离装置做电接触,因而可提 供一种可选择地单独 设定或读取每一分隔开记忆元件之电阻値的装置 。 11﹒根据申请专利范围第10项之记忆器阵列,其中 该等单细胞记忆元件之 每一个均包含有一个自包含有Se,Te,Ge,Sb,Bi,Pb, Sn,As,S,Si,P,0及其混合物或合金族群中选出之均匀 硫 族化合物记忆材料所构成的单石物体。 12﹒根据申请专利范围第10项之记忆器阵列,其中 该动态范围及该多阶层 储存能力可提供在一个单细胞记亿元件内储存至 少1又1/2位元的二 位元资料。 13﹒根据申请专利范围第25项之记忆器阵列,其中 该记忆材料包含Te, Ge,Sb,大致上的比例为TeaGebSb100─(a+b)其 中该等下标是原子百分比,总合为100%的组成元素, 而48≦a≦ 58,且8≦b≦40。 14﹒根据申请专利范围第10项之记忆元件,其中该 选定来将该记忆材料设 定成该动态范围内任何电阻値之电信号至少是一 个具有1至25伏特之 选定信号电压及少于约500尘秒之选定信号长度的 电信号脉波。 15﹒根据申请专利范围第14项之记忆元件,其中该 选定之电信号是多个电 信号脉波,一反馈回路用以启动另外的脉波,以确 保每一细胞记亿元件 是设定在该选定之电阻値上。 16﹒根据申请专利范围第15项之记忆元件,,其中该 等隔离装置是薄膜状 p─i─nSi合金二极体或电晶体。 17﹒一种在自包含有Se,Te,Ge,Sb,Bi,Pb,Sn,As, S,Si,P,0及其混合物或合金族群中选出之微晶半导 体材料内, 将费米能阶之位置相对于一能带边缘调整成多个 可侦测到介稳态位置中 之任一个的方法,该材料之特征在于具有相当大动 态范围之大致不相同 的导电系数,而在整个范围内具有一致固定之光能 带隙;该方法包含有 下列步骤:提供一个硫族化合物合金材料之均匀物 体施加一脉波至该材 料上,以将其费米能阶之位置相对于此半导体材料 之一能带边缘调整至 一选定之位置上,以便获得一个在该导电系数大动 态范围内的导电系数 値;以及停止该程式规划脉波之施加于该记忆材料 上,而仍使其费米能 阶之位置大致保持在其所调整至之选定位置上。 18﹒根据申请专利范围第17项之方法,更包含有将 一种含有Te,Ge, Sb,且比例为Te^aGe^bSb%100─(a+b),之材料加 以形成该半导体材料之步骤,其中该等下标是原子 百分比,总合为10 0%的组成元素,而48≦a≦58,且8≦b≦40。 19﹒根据申请专利范围第17项之方法,其中该半导 体材料之费米能阶位置 的调整会造成该材料电学上和光学上性质之调整, 而分别在该材料的电 阻及反射率上造成可观察到的变化;该材料之导电 系数范围可在输入至 少一个具有选用之功率及长度之选定能量的脉波 下,提供一个电阻値和 反射率値的动态范围。 20﹒根据申请专利范围第19项之方法,更包含有重 覆施加/停止能量脉波 将该半导体材料调整至该范围内同一或不同导电 子系数上的步骤,其中 该材料之特征在不论其先前被调整成的导电系为 何,均被调整成该范围 内之任何导电系数。 21﹒一种调整一微晶半导体材料之多元素合成物 之导电系数的方法,其组成 元素系互相结合在一起,以构成此材料微晶体的晶 格结构;且该调整可 藉着改变由该多元素合成物之组成元素之一的原 子所提供之自由电荷浓 度而达成,该方法包含下列步骤提供一个微晶半导 体材料之合成物,其 包含有占体积一部份的微晶体,该等微晶体是由一 个含有该合成物中每 一组成元素之原子的晶格结构所构成的;施加一电 信号至该材料上,以 增加或减少由该合成物中的那一组成元素提供之 带电载子,而使该材料 之导电系数调整至一个与那一个组成元素所提供 之自由电荷浓度有关的 新的値上;以及保持由施加信号所决定之自由电荷 浓度,且该材料之新 导电系数値即使是在停止施加该信号至该材料后, 仍保持不变。 22﹒根据申请专利范围第21项之方法,更包含有以 一种至少包括有一个自 包含有Se,Te,Ge,Sb,Bi,Pb,Sn,As,S,Si ,P,0及其混合物或合金族群中所选出之均匀硫族化 合物的合成物来 形成该半导体材料的步骤。 23﹒根据申请专利范围第22项之方法,更包含有将 一种含有Te,Ge, Sb,且比例为Te^nGe^bSb100─(a+b)之材料来形成 该半导体材料之步骤,其中该等下标是原子百分比 ,总合为100%的 组成元素,而48≦a≦58,且8≦b≦40。 24﹒根据申请专利范围第21项之方法,更包含有以 一种至少有一个具有选 定功率和长度之电脉波之形式来施加该信号之步 骤。 25﹒根据申请专利范围第21项之方法,其中该等组 成元素之一至少有一个 是硫族化合物,而自由带电载子之调整是藉着调整 非共用电子对在晶格 内的交互作用而达成的。 26﹒根据申请专利范围第21项之方法,更包含有重 覆施加/停止让信号夹 将该半导体材料调整至同一或不同导电系数上的 步骤,其中该材料之特 征在于不论其先前被调整成的导电系数为何,均可 被调整至一导电系数 上。 2T﹒一种改良式单细胞记忆元件,包含:一对分隔开 设置之接点,该等接点 可提供做为用以自该记忆元件上读取储存于其内 之资料,或写入资料于 其内之接头;一记忆材料体构成一个设置在该等接 点之间的单细胞记忆 元件;该记忆材料是由自包含有Te,Ge,Sb,Bl,Pb,Sn ,As,S,Si,P,O及其混合物或合金之族群中所选出之多 个组 成原子元素所构成的,每一组成元素均是存在于整 个记忆材料体内;一 种装置,可施加一输入信号来将该记忆材料体设定 至一选定之电阻値上 ;以及该记忆材料体包含有一装置,可改变该记忆 材料体之位置成份, 而使该材料之电阻稳定在一选定之电阻値上,而该 记忆材料体在该输入 信号中止后,仍可维持在该选定电阻値上,不会漂 移。 28﹒根据申请专利范围第27项之改良式记忆元件, 其中该改变成份之装置 包含有使该记忆材料体成为成份渐变之结构。 29﹒根据申请专利范围第27项之改良式记忆元件, 其中该改变成份之装置 包含有该记忆材料体成为成份上呈层状之结构。 30﹒根据申请专利范围第27项之改良式记忆元件, 其中该改变成份之装置 包含有使该记忆材料体成为成份渐变且呈层状之 结构。 31﹒根据申请专利范围第28项之改良式记忆元件, 其中该成份渐变结构包 含有自Ge14Sb29Te57渐变成Ge22Sb22Te56之 合成物。 32﹒根据申请专利范围第29项之改良式记忆元件, 其中该改变成份上呈层 状之结构包含有分开之Ge14Sb29Te57和Ge22Sb22 Te56之层。 33﹒根据申请专利范围第30项之改良式记忆元件, 其中该合并之成份上呈 层状及渐变的结构包含有一层Ge22Sb22Te22以及一个 含有 和Ge14Sb29Te57和Ge22Sb22Te56的渐变合成 物。 34﹒根据申请专利范围第30项之改良式记忆元件, 其中该合并之成份上呈 层状及渐变的结构包含有一层Ge14Sb29Te57,以及一个 含 有Ce14Sb29Te57,之和Ge22Sb22Te56的渐变 合成物。 35﹒根据申请专利范围第27项之改良式记忆元件, 其中该记忆材料体和该 等接点系形成一个薄膜材料矩阵阵列;该阵列中每 一记忆元件均是以薄 膜式隔离装置与该阵列中其它的记忆元件以可定 址的方式隔离开。 36﹒根据申请专利范围第35项之改良式记忆元件, 其中该薄膜记忆元件和 隔离装置合并起来构成一个由分隔开而可定址之 高密度记忆细胞所组成 的三度空间多阶层阵列。 37﹒根据申请专利范围第27项之改良式记忆元件, 其中该记忆材料体的特 征在于(1)具有一相当大动态范围的电阻値及(2)可 因应一选定之 电输入信号,设定成该动态范围内该等多値可侦测 到値之一者,而不论 该记忆材料体原先所设定之电阻値为何。因而可 使该单细胞具有多阶层 储存能力。 38﹒根据申请专利范围第27项之改良式记忆元件, 其中该记忆材料体包含 有主要尺寸小于约1000埃的微晶体。 39﹒根据申请专利范围第27项之改良式记忆元件, 其中该记忆材料是以异 方性的方式沈积出来的,其中其组成原子元素大致 是存在于分隔开之层 上。 40﹒根据申请专利范围第27项之改良式记忆元件, 其中该成份装置包含有 加添一种增宽能带隙之元素于材料体内。 41﹒根据申请专利范围第27项之改良式记忆元件, 其中该政理记忆体材料 位置成份之装置包含有增强共价链结。 42﹒根据申请专利范围第27项之改良式记忆元件, 其中该记忆材料体至少 有一个组成原子元素具有非共用电子对,且该改变 记忆材料体位置成份 之装置包含有修正该非共用电子对之局部环境,以 在该半导体材料之能 带隙内生成或消除瑕疵状态。 43﹒一种可直接重写单细胞记忆元件,包含一记忆 材料体,其构成一单细胞 记忆元件,该记忆材料包含Se,Te等之一种硫族元素 及其混合物及 合金,其特征在于(1)具有至少二个可电侦测到的电 阻値,及(2) 可因应一选定电输入信号而设定成该等可侦测到 之値之一个,因而使该 单细胞具有数据储存功能;一种装置,可施加一输 入信号,以将该记忆 材料设定成一选定之电阻値;该输入装置包含有二 个分隔开设置之接点 ,每一接点具有一矽材料薄膜层,直接和该记忆材 料接触,该二接点可 提供做为自该记忆材料上读取储存于其上之资料, 或写入资料于其内之 接头;以及,该单细胞记亿材料可藉着该选定之输 入信号而设定成一所 欲之电阻値,而不论该材料原先所设定之値为何, 且该材料可在该设定 信号停止后,仍维持在该设定値上。 44﹒根据申请专利范围第43项之记忆元件,其中那 二个分隔开设置之接点 中的每一个均更包含有一碳材料薄膜层,系设置在 该矽材料薄膜层上远 离该记忆材料体之一侧上。 45﹒根据申请专利范围第44项之记忆元件,其中那 二个分隔开设置之接点 中的每一个另外再包含有一钜材料薄膜层,系设置 在该碳材料薄膜层上 方。 46﹒根据申请专利范围第43项之记忆元件,其中该 矽材料薄膜层最初是呈 非晶状态,其后在初次成形/切换作业中,该薄膜非 品质矽材料有一部 份含结晶。 47﹒根据申请专利范围第44项之记忆元件,其中该 等矽材料和碳材料薄膜 层最初均是呈非晶状态,其后在初次成形/切换作 业中,该等非晶矽和 非晶碳材料薄膜层有一部份会结晶。 48﹒根据申请专利范围第43项之记忆元件,其中该 记忆材料体另外包含有 一种自包括Cr,Fe,Ni及其混合物或合金在内之族群 中选出的过 渡金属。 49﹒根据申请专利范围第43项之记忆元件,其中有 一个或多个元素系在整 个记忆材料体内做成份渐变,以便能降低设定电阻 之漂移。 50﹒根据申请专利范围第43项之记忆元件,其中该 记忆材料体是设置在一 个小于约1微米之细孔内。 51﹒根据申请专利范围第43项之记忆元件,该选定 用以将记忆材料设定成 一所欲电阻値的电输入信号至少是一个具有在约 100及约500尘秒 之脉波长度,并使用在约1至约2伏特之脉波电压及 在约0﹒5及约1 毫安培间之脉波电流的脉波。 52﹒根据申请专利范围第43项之记忆元件,其中该 记忆材料体和该等接点 形成一个薄膜材料矩阵阵列,且其中该阵列中每一 记忆元件均是以薄膜 式隔离装置与该阵列中其它的记忆元件以可定址 的方式隔离开。图示简单说明 图1是一剖面图,显示一积体电路之 一部份,该电路示本发明第一具体实例的 可电抹除可直接重写多阶层记忆器组态。 图2是一剖面图,显示一积体电路之 一部份,该电路显示本发明第二具体实例 的可电抹除可直接重写多阶层记忆器组态 图3是一顶视图,示意地显示出图1 和图2之积体电路组态的一部份。 图4是一示意电路图,显示隔离元件 的x一Y矩阵阵列的一部份及图1和图2 积体电路组态之记忆元件。 图5示意地显示一个单晶体半导基体 ,其上所具有之如图1和图2所示之本发 明积体记忆器矩阵(Integrated Memory Matrix)系和一个设有定址/驱动器/解 码器的积体电路晶片相连。 图6是一曲线图,其中纵座标为本装 置电阻,而横座标是一个脉波之电压,该 曲线图显示本发明单细胞记忆元件多阶层 储存的功能。 图7是一个本发明新颖半导体材料的 资料表,其中比较该材料之非晶状态和其 不同结晶相下之电学及光学特性。 图8是制造本发明记忆元件之Ge:Sb :Te合金系统的三元相图,该相图显示在 快速凝固时,这些元素之混合物离析所生 成的多个相。 图9是曲线图,显示本发明之改良 式记忆元件的循环使用寿命,特别显示出 其相对于循环之过程的稳定设定电阻値; 其中纵座标为电阻値,横座标为设定用脉 波电压。 图10显示三个图7 Ge-Sb-Te系统 三元合金的原子层堆结构,以及二元Ge- Te的原子结构,以显示这些系统的异方性 结构。 图11a、图11b、图11c是三度空间 图形,分别显示做为设定脉波振幅〈单位 为mA〉及脉波上升时间或脉波下降时间或 脉波宽度单位为〈nsec〉之函数的本装置电 阻〈单位千欧姆〉。 图12a和图12b分别是显示记忆元件 经过及未经过成份修正以减少设定电阻値 漂移之图形,其中纵座标是电阻,横座标 是间隔时间〈Elapsed Time〉〈自记忆元 件设定后起算〉。 图13是一记忆元件的特性曲线图,特 别是显示出纵座标上之装置电阻値相对于 横座标上的写入/抹除循环次数,其中该 记忆元件包含一记忆材料体,具有 (Te56Ge22Sb22〉90Ni5Se5的标称化学成份,而 未进行过本发明之结构修正。 图14是一记忆元件的特性曲线图,特 别是显示出纵座标上之装置电阻値相对于 横座标上的写入/抹除循环次数,其中该 记忆元件包含一记忆材料体,具有 (Te56Ge22Sb22〉90Ni5Se5,其具有本发明改良 式结构。 |
