摘要 |
L'invention concerne un circuit logique asynchrone dans lequel une pluralité de lignes d'entrée (I) sont reliées à un bloc logique à canal N (NL) tout comme à un bloc logique à canal P inverse (PL) (Split Transistor Switch Logic). Ce circuit permet d'obtenir des données de sortie significatives à ses sorties (OUT1, OUT2) à chaque fois avant un changement de signal à une sortie de signalisation finale (RDY), et ce, tant sur l'impulsion croissante que sur l'impulsion décroissante d'un signal d'interrogation émis à une entrée d'interrogation (REQ). Le principal avantage de cette invention réside dans le fait qu'elle n'implique pas une grande complexité technique et que comparativement à un autre circuit logique asynchrone à commande d'état équivalent, sa capacité opératoire est double. |