| 摘要 |
<P>Le dispositif comprend un multiplexeur (10) de premier niveau ayant un sérialiseur (44) d'entrelacement régulier des bits reçus de plusieurs entrées et de fourniture d'un train de sortie binaire à cadence de bits déterminée, destiné à être appliqué à un modulateur d'émission; et plusieurs multiplexeurs (12a, 12b, 12c, 12d) de second niveau fournissant chacun un flot de bits correspondant à au moins un programme, à une des entrées du multiplexeur de premier niveau, chaque multiplexeur de second niveau étant constitué par un montage en cascade de codeurs de paquets (30, 32, 34), destinés à recevoir respectivement des paquets vidéo, des paquets son et éventuellement des paquets de messages d'accès conditionnel ou de télétexte et d'un circuit à base de temps (42) d'appel de paquets à partir des codeurs de paquets, le codeur de paquets (30) affecté à la vidéo étant précédé d'un codeur de protection additionnelle contre les erreurs.</P>
|
