发明名称 CIRCUIT ARRANGEMENT FOR MITIGATING POWER SWITCH CAPACITANCE
摘要 Un agencement de circuit est utilisé pour réduire la capacitance parasite généralement associée à des interrupteurs à semi-conducteurs conçus pour porter des intensités de courant élevées. En plaçant un élément capacitif en série avec un interrupteur de réseau qui est, à son tour, connecté en série avec un élément inductif, l'on réduit significativement la capacitance globale de l'interrupteur et de l'élément capacitif. Selon un mode de réalisation préféré de la présente invention, l'élément capacitif est une diode présentant un potentiel de tension au niveau de la cathode, de sorte que la capacitance de la diode peut être modifiée afin de syntoniser tout le circuit et d'obtenir une fréquence de résonance spécifique. La présente invention est avantageuse, lorsqu'il s'agit d'applications dans lesquelles des signaux haute fréquence sont injectés dans le circuit afin de mesurer un paramètre tel qu'une position de rotor, dans la mesure où elle permet de syntoniser la fréquence résultant de la présence du circuit LC disposé en série, qui comprend un élément conducteur, tel qu'un enroulement statorique de moteur, et un élément capacitif, tel qu'un interrupteur de réseau présentant une capacitance parasite inhérente. Un autre avantage de la présente invention réside dans le fait qu'elle permet l'utilisation de plus petits éléments dans un réseau d'amortissement associé à l'élément inductif en raison du fait qu'une augmentation de la fréquence de résonance est rendue possible grâce à réduction de la capacitance du circuit LC disposé en série.
申请公布号 WO9321686(A1) 申请公布日期 1993.10.28
申请号 WO1993US03736 申请日期 1993.04.20
申请人 HONEYWELL INC. 发明人 HARRIS, WILLIAM, A.;PEARMAN, A., NOEL, J.
分类号 H02P29/02;H02P25/08;H03K17/16;H03K17/695 主分类号 H02P29/02
代理机构 代理人
主权项
地址