| 摘要 |
Los conductores de columna de lectura (44) y los conductores de columna de escritura (34) de un arreglo de memoria (12), se dirigen mediante generadores de impulsos en secuencia disparables (40, 30), los cuales, al recibir los impulsos de disparo respectivos (RP, WP), proporcionan impulsos de dirección de lectura y escritura respectivos a los conductores de columna respectivos del arreglo . Los datos que se van a almacenar se escriben en paralelo en celdas de la memoria, una columna a la vez, a una velocidad determinada por el generador de impulsos en secuencia de escritura (30), y se recupera una columna a la vez, a una velocidad determinada por el generador de impulsos en secuencia de lectura (40). Convenientemente, (1) la proporción de las velocidades de lectura y escritura se puede seleccionar (28) para proporcionar compresión de tiempo, expansión de tiempo, ó retraso constante de datos de video; (2) adicionalmente, se pueden escribir y leer datos concurrentemente sin conexión del bus, y (3) la dirección se simplifica por una aplicación a tiempo de impulsos del disparador a los generadores de impulsos, mediante lo cual, no hay ninguna necesidad de aplicar a la memoria datos de dirección binarios.
|
