发明名称 |
VORRICHTUNG FUER DIE SELEKTIVE VERZINNUNGEN DER LEITERBAHNEN EINES TRAEGERS EINER INTEGRIERTEN SCHALTUNG MIT HOHER DICHTE UND EIN EINE DERARTIGE VORRICHTUNG VERWENDENDES VERZINNUNGSVERFAHREN. |
摘要 |
The TAB substrate (10) of the very large scale integrated circuit (11) includes an insulating sheet (12) including a window (13) provided with leads (14) overhanging it, a tinned zone (19) in the window to facilitate the operation of outer lead bonding. The lead (14) may be bare or gold-plated. |
申请公布号 |
DE68908222(D1) |
申请公布日期 |
1993.09.16 |
申请号 |
DE1989608222 |
申请日期 |
1989.03.10 |
申请人 |
BULL S.A., PUTEAUX, FR |
发明人 |
BERNEUR, CLAUDE, F-75016 PARIS, FR;BOITEAU, JEAN-PIERRE, F-75016 PARIS, FR |
分类号 |
H01L21/60;H01L21/48;H01L23/495;(IPC1-7):H01L23/48;H01L23/50 |
主分类号 |
H01L21/60 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|