| 主权项 |
1﹒一种高耦合比之快闪记忆体与可抹写记忆体制 法,其制法包括:于场氧化 层及薄厚度之传导氧化层上方进行第一复晶矽沈 积/掺杂步骤;于第一复 晶矽层上方以化学气相沈积法沈积一具适当厚度 之氮化矽层之步骤;覆盖 一光罩及蚀刻氮化矽之步骤,使相邻氮化矽相互断 开;沈积一约为第一复 晶矽层两倍厚度之第二复晶矽层,并实施掺杂作业 ;对第二复晶矽层蚀刻 ,并形成为第一复晶矽层之自我对齐的突起侧壁; 令位在第一复晶矽层上 方之氮化矽去除上步骤;在去除氮化矽之上表面形 成介电质上步骤;一沈 积第三复晶矽之沈积/掺杂步骤藉上述制法,使第 一复晶矽层及第二复晶 矽所构成之侧壁共同组成为一具大表面之内层闸 极,而与第三复晶矽层所 构成之控制闸极间形成一较大耦合电容量,提供记 忆体高耦合比者。 2﹒如申请专利范围第1项所述之高耦合比之快闪 记忆体与可抹写记忆体制法 ,其中该第一复晶矽沈积厚度为10000者。 3﹒如申请专利范围第1项所述之高耦合比之快闪 记忆体与可抹写记忆体制法 ,其中该氮化矽之沈积厚度约在1000-5000者。 4﹒如申请专利范围第1项所述之高耦合比之快闪 记忆体与可抹写记忆体制法 ,其中该第二复晶矽沈积厚度为2000者。 5﹒一种高耦合比之快闪记忆体与可抹写记忆体构 造,主要为一三层复晶矽闸 极构造之可抹写记忆体,于记忆体之第一复晶矽内 层闸极之两侧位置延伸 形成一突出于第一复晶矽厚度之第二复晶矽,且该 第二复晶矽并形成为第 一复晶矽之侧壁层,而在第一第二复晶矽上表面依 序覆盖一介电质层及一 第三复晶矽层,而以第一,第二复晶矽共同组成一 大面积之耦合表面,得 与第三复晶矽层间形成一高耦合电容量者。图示 简单说明: 第一图:系传统快闪记忆体之俯视及 剖面构造示意图。 第二图:系美国前案之剖面构造示意 图。 第三图:系本发明之制法示意图。 |
