摘要 |
<p>Es ist ein Speicherglied vorgesehen. Es ist ein erster MOS-Transistor (T1) vorgesehen, der bei Anliegen eines ersten Steuersignals (S1) ein dem Bit entsprechendes Eingangssignal auf den Eingang des Speicherglieds schaltet. Das Speicherglied ist mit Mitteln versehen, durch die ein Ausgangssignal am Ausgang des Speicherglieds in Abhängigkeit vom Pegel des Eingangssignals auf ein vorgegebenes Potential gebracht wird. Die Schaltungsanordnung ist insbesondere zum Aufbau eines Adreßzwischenspeichers (Adreßlatch) für DRAM's insbesondere der 16 M-Generation geeignet.</p> |