| 发明名称 |
LOGIC SIMULATION METHOD AND LOGIC SIMULATOR |
| 摘要 |
|
| 申请公布号 |
JPH05216953(A) |
申请公布日期 |
1993.08.27 |
| 申请号 |
JP19920020310 |
申请日期 |
1992.02.05 |
| 申请人 |
FUJITSU LTD;FUJITSU VLSI LTD |
发明人 |
SUDO MASAHIKO;NAKAYAMA KAZUHIKO |
| 分类号 |
G06F11/25;G06F11/26;G06F17/50 |
主分类号 |
G06F11/25 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
