Circuitry for regulating the frequency of clock signals obtained from a quartz oscillator.

摘要

Die Schaltungsanordnung bildet einen PLL-Kreis mit einem Referenztaktsignale und von dem Quarzoszillator her abgegebene Oszillatortaktsignale vergleichenden Phasenkomparator (PH), dessen Vergleichssignale einer Phasenregeleinrichtung (PR) zugeführt sind. Die aus diesen Vergleichssignalen gewonnenen digitalen Regelsignale sind dem spannungsgesteuerten Quarzoszillator (VCO) über einen Digital-Analog-Wandler (D/A) zugeführt. Dabei ist vorgesehen, daß dem Quarzoszillator (VCO) wenigstens ein Verstärkerelement (INV1) zugehörig ist, welches als frequenzbestimmenden Kreis eine als PI-Glied ausgebildete Rückkoppelanordnung aufweist, in deren Längszweig ein Schwingquarz (QU) angeordnet ist. In den Querzweigen dieser Rückkoppelanordnung ist dagegen jeweils wenigstens eine Kapazitätsdiode (KD1 bzw. KD2) vorgesehen. Die Kapazitätsdioden sind dabei mit den Regelsignalen entsprechenden, gegebenenfalls voneinander abweichenden Diodenspannungen beaufschlagt. <IMAGE>