| 主权项 |
1﹒一种金氧半导体电晶体之制造方法,包括下列 步骤:a)在由一第一传导 型渗杂之半导体材料组成之基体上产生一通道区, 其中,一未被渗杂之第 一层是以晶膜生长至基体上,被第一傅导型渗杂且 比该第一层较薄之一第 二层是以晶膜生长法自包含渗杂物气体之混合物 之气相中形成至该第一层 上,及被该第一传导型相反之第二传导型渗杂且比 该第二层较厚之一第三 层是以品膜生长法自包含渗杂物气体之混合物之 气相中形成至该第二层上 ;b)在该通道区之二相对边产生一源极区和一汲极 区,其各自被该第二 傅导型渗杂;c)在该通道区之一表面产生一闸介电 体;d)在该闸介电 体之表面产生一闸电极,其自该源极区和自该汲区 隔绝。 2﹒如申请专利范围第1项之方法,其中一矽基体被 用来作为该基体且其中该 通道区由矽形成。 3﹒如申请专利范围第1项之方法,其中该方法另包 括下列步骤:加一隔绝层 至基体之表面上;构筑该隔绝层使该隔绝层有一开 口,开口中之基体表面 是没有覆盖且其界定为金氧半导体电晶体之一区 域。 4﹒如申请专利范围第3项之方法,其中该通道区系 由在该隔绝层之该开口内 之基体表面上以选择性的以晶膜形成。 5﹒如申请专利范围第4项之方法,其中该方法另包 括下列步骤:用以隔绝结 构完全覆器闸电极;形成隔绝层和隔绝结构其使用 该第一层之材料,该第 二层和该第三层是选择性地可蚀刻的;在一异向性 的蚀刻步骤中选择性地 产生凹陷,其面对面该隔绝层和该隔绝结构延伸下 至该第一层。 6﹒如申请专利范围第5项之方法,其中该方法另包 括下列步骤:在全部表面 上用该第一传导型之渗杂物加一玻璃层;在一温度 步骤中,藉驱出之渗杂 物进入与该玻璃层接触之该第三层、该第二层和 该第一层之那些表面上形 成源极区及汲极区执行该温度步骤使得第二层和 第三层中之渗杂物分布基 本上保持不变。 7﹒如申请专利范围第6项之方法,其中期间约为10 秒及温度范围为自10 00至1050℃之快速热退火程序被用来作为该温度步 骤。 8﹒如申请专利范围第5项之方法,其中该方法另包 括下列步骤:为了产生隔 绝结构,在闸电极上形成一第一隔绝层,该架一隔 绝层具有以全表面闸电 极共用之垂直于基体表面上面对面之边壁;以全表 面顺应沈积及随后之一 第二隔绝层之异向性再蚀刻,在边壁产生边壁隔绝 。 9﹒如申请专利范围第1项之方法,其中该第一层以 一约300nm之厚度形 成。该第二层以一约20nm之厚度形成,且该第三层 以一约100nm 之厚度形成。 10﹒一种金氧半导体电晶体之制造方法包括下列 步骤:a)加一隔绝层至一 基体之一表面上;b)构筑该隔绝层使得该隔绝层有 一开口,开口中之 基体表面是没有被覆盖且其界定金氧半导体电晶 体之一区域;c)在由 一第一传导型渗杂之半导体材料组成之基体材料 组成之基体上产生一通 道区,一未被渗杂之第一层是以晶膜生长至基体上 ,被第一傅导型渗杂 且比该第一层较薄之一第二层是以晶膜生长至该 第一层上,及被该第一 传导型相反之第二传导型渗杂且比该第二层较厚 之一第三层是以晶膜生 长至该第二层上;d)在该通通区之二相对边产生一 源极区和一汲极区 ,其各自被该第二传导型渗杂;e)在该通道区之一表 面产生一闸介电 体;f)在该闸介电体之表面产生一闸电极,其自该源 极区和自该汲极 区隔绝;g)以一隔绝结构完全覆盖闸电极;h)形成隔 绝层和隔绝结 构,其使用一种材料能使该第一层,该第二层和该 第三层是选择性地可 蚀刻的;i)在一异向性蚀刻步骤中,选择性地产生凹 陷,其延伸下至 而对向该隔绝层和该隔绝结构之该第一层。 11﹒如申请专利范围第10项之方法,其中一矽基体 用来作为该基体且其中 该通道区由矽形成。 12﹒如申请专利范围第10项之方法,其中该通道区 在该隔绝层中该开口内 该基体之表面上以选择晶膜延法形成。 13﹒如申请专利范围第10项之方法,其中该方法另 包括下列步骤:以该第 二傅导型之渗杂物在全部表面加一玻璃层;在一温 度步骤中,藉驱出渗 杂物进入与该玻璃层接触之该第一层,该第二层和 该第三层之那些表面 ,而形成源极区及汲极区执行该温度步骤使得第二 层和第三层中之渗杂 物分布基本上保持不变。 14﹒如申请专利范围第13项之方法,其中期间约为10 秒及温度范围为自 1000至1050℃之快迅速热退火程序被用来作为该温 度步骤。 15﹒如申请专利范围第10项之方法,其中该方法另 包括下列步骤:在闸电 极上形成一第一隔绝层用以产生隔绝结构,该第一 隔绝层具有与闸电极 共用之垂直于基体表面面对面之边壁;以全表面顺 应沈积及随后之一第 二隔绝层之异向性再蚀刻,在边壁产生边壁隔绝。 16﹒如申请专利范围第10项之方法,其中该第一层 以一约川300nm之 厚度形成,该第二层以一约20nm之厚度形成,且该第 三层以一约1 00nm之厚度形成。 17﹒一种金氧半导体电晶体之制造方法包括下列 步骤:a)加一隔绝层至一 基照之一表面上;b)构筑该隔绝层使得该隔绝层有 一开口,开口中之 基体表面是没有被覆盖且其界定金氧半导体电晶 体之一区域;c)在由 一第一传导型渗杂之半导体材料组成之基体材料 组成之基体上产生一通 道区,一未被渗杂之第一层是以晶膜生长至基体上 ,被第一传导型渗杂 且比该第一层较薄之一第二层是以晶膜生长至该 第一层上,及被该第一 传导型相反之第二传导型渗杂且比该第二层较厚 之一第三层是以晶膜生 长至该第二层上;d)在该通道区之二相对边产生一 源极区和一汲极区 ,其各自依该第二传导型渗杂;e)在该通道区之一表 面产生一闸介电 体;f)在该闸介电体之表面产生一闸电极,其自该源 极区和自该汲极 区隔绝;g)以一隔绝结构完全覆盖闸电极,此隔绝结 构是由在闸电极 上形成之第一隔绝层而形成,该第一隔绝层具有与 闸电极共同之垂直于 基皮表面面对面之边壁,且在以全面顺应沈积及随 后之一第二隔绝层之 异向性再蚀刻,在边壁产生边壁;h)形成隔绝层和隔 绝结构,其使用 一种材料能使该第一层,该第二层和该第三层是选 择性地可蚀刻的;i )在一异向性蚀刻步骤中,选择性地产生凹陷,其延 伸下至面对面该隔 绝层和该隔绝结悔之该第一层。 18﹒如申请专利范围第17项之方法,其中该方法另 包括下列步骤:以该第 二传导型之渗杂物在冷却表面加一玻璃层;在一温 度步骤中,藉驱出渗 杂物进入与该玻璃层接触之该第一层、该第二层 和该第三层之那些表面 ,而形成源极区和汲极区执行该温度步骤使得第二 层和第三层中之渗杂 物分布基本上保持不变。 19﹒如申请专利范围第17项之方法,其中该通道区 在该隔绝层中开口内基 体之表面上以选择晶膜法形成。 20﹒如申请专利范围第17项之方法,其中一矽基体 用来作为该基体且其中 该通道区由矽形成,及其中该第一层由约300nm之厚 度形成,该第 二层由一约20nm之厚度形成,而该第三层由一约100nm 之厚度 形成。图示简单说明 图1至7显示本发明制造方法之步骤 ; 图8显示本发明之一另一种可能之连 接; 图9是图7和图8中Ⅸ一Ⅸ线之截面 图。 |
