发明名称 ILLEGAL ADDRESS DETECTOR FOR SEMICONDUCTOR MEMORIES
摘要 Lorsqu'un utilisateur demande une mémoire RAM ou autre mémoire à semi-conducteurs à compiler avec un nombre de rangées qui n'est pas une puissance de deux, le compilateur crée la mémoire RAM avec une rangée supplémentaire. Les rangées demandées par l'utilisateur sont placées au niveau d'adresses de rangées contiguës démarrant à zéro et se terminant à une de moins que le nombre de rangées demangé. La plus élevée de ces adresses en rangée est placée de façon permanente dans un comparateur (18, 20, 24, 26, 28, 30, 32 et 34) par le compilateur. Le comparateur compare ensuite chaque adresse en rangée introduite dans la mémoire RAM par rapport à l'adresse en rangée contenue dans le comparateur. Si l'entrée d'adresses en rangée est plus importante, le comparateur sélectionne alors la rangée supplémentaire. Cette dernière peut être écrite ou lue de la même manière que n'importe quelle autre rangée de la mémoire RAM. Le retard du comparateur est comparable au retard du décodeur d'adresses de manière que la mémoire RAM fonctionne d'après le même cahier des charges sans se soucier de savoir si le décodeur d'adresses sélectionne une rangée ou si le comparateur sélectionne la rangée supplémentaire.
申请公布号 WO9315508(A1) 申请公布日期 1993.08.05
申请号 WO1993US00218 申请日期 1993.01.14
申请人 VLSI TECHNOLOGY, INC. 发明人 SHIFFER, JAMES, DAVID, II
分类号 G06F11/00;G11C8/20 主分类号 G06F11/00
代理机构 代理人
主权项
地址