| 主权项 |
1.一种于一半导体晶片之矽基底(silicon substrate)上制作闸极(gate)的方法,该方法包含有下列步骤:于该矽基底表面依序形成一介电层、一导电层以及一光阻层;进行一黄光(lithography)制程,于该光阻层中定义出该闸极的图案(pattern);利用该光阻层的图案当作硬罩幕(hard mask)来进行一蚀刻制程,以去除未被该硬罩幕所覆盖之该导电层以及该介电层,同时(in-situ)向下蚀刻一预定深度之该矽基底,完成该闸极的制程;以及去除该光阻层。2.如申请专利范围第1项之制作方法,其中该介电层系由二氧化矽(silicon dioxide, SiO2)所构成,用来作为该闸极的闸极氧化层。3.如申请专利范围第1项之制作方法,其中该导电层系由一金属矽化物(silicide)层以及一掺杂多晶矽(dopedpolysilicon)层上、下堆叠所构成。4.如申请专利范围第1项之制作方法,其中该预定深度系介于100-500埃(angstrom)的范围之内。5.一种于一半导体晶片之矽基底上制作闸极的方法,该方法包含有下列步骤:于该矽基底表面依序形成一介电层、一导电层、一保护层(protection layer)以及一光阻层;进行一黄光制程,于该光阻层中定义出该闸极的图案;以及利用该光阻层的图案当作硬罩幕来进行一蚀刻制程,以去除未被该硬罩幕所覆盖之该保护层、该导电层以及该介电层,直至该矽基底表面;去除该光阻层;以及利用该保护层当作硬罩幕,以蚀刻该矽基底至一预定深度,完成该闸极的制程。6.如申请专利范围第5项之制作方法,其中该介电层系由二氧化矽(SiO2)所构成,用来作为该闸极的闸极氧化层。7.如申请专利范围第5项之制作方法,其中该导电层系由一金属矽化物层以及一掺杂多晶矽层上、下堆叠所构成。8.如申请专利范围第5项之制作方法,其中该保护层系由氮矽化合物所构成。9.如申请专利范围第5项之制作方法,其中该预定深度系介于100-500埃的范围之内。10.一种于一半导体晶片之矽基底上制作金属氧化物半导体(metal oxide semiconductor, MOS)电晶体的方法,该方法包含有下列步骤:于该矽基底表面依序形成一介电层、一导电层、一保护层以及一光阻层;进行一黄光制程,于该光阻层中定义出该MOS电晶体之闸极的图案;以及利用该光阻层的图案当作硬罩幕来进行一蚀刻制程,以去除未被该硬罩幕所覆盖之该保护层、该导电层以及该介电层,同时向下蚀刻一预定深度之该矽基底,形成该MOS电晶体的闸极结构;去除该光阻层;进行一离子布植制程(ion implantation),以于该矽基底表面形成该MOS电晶体之轻掺杂汲极(lightly dopeddrain, LDD);以及于该闸极之周围侧壁形成一侧壁子(spacer)。11.如申请专利范围第10项之制作方法,其中该介电层系由二氧化矽(SiO2)所构成,用来作为该闸极的闸极氧化层。12.如申请专利范围第10项之制作方法,其中该导电层系由一金属矽化物层以及一掺杂多晶矽层上、下堆叠所构成。13.如申请专利范围第10项之制作方法,其中该保护层系由氮矽化合物所构成。14.如申请专利范围第10项之制作方法,其中该预定深度系介于100-500埃的范围之内。15.如申请专利范围第10项之制作方法,其中该侧壁子系由氮矽化合物所构成。16.如申请专利范围第10项之制作方法,其中该MOS电晶体系用来作为动态随机存取记忆体(dynamic random access memory, DRAM)中之记忆单胞(memorycell)的过场电晶体(pass transistor)。17.一种于一半导体晶片之矽基底上制作金属氧化物半导体(MOS)电晶体的方法,该方法包含有下列步骤:于该矽基底表面依序形成一介电层、一导电层、一保护层以及一光阻层;进行一黄光制程,于该光阻层中定义出该MOS电晶体之闸极的图案;以及利用该光阻层的图案当作硬罩幕来进行一蚀刻制程,以去除未被该硬罩幕所覆盖之该保护层、该导电层以及该介电层,直至该矽基底表面;去除该光阻层;利用该保护层当作硬罩幕,以蚀刻该矽基底至一预定深度,形成该MOS电晶体的闸极结构;进行一离子布植制程,以于该矽基底表面形成该MOS电晶体之轻掺杂汲极(LDD);以及于该闸极之周围侧壁形成一侧壁子。18.如申请专利范围第17项之制作方法,其中该介电层系由二氧化矽(SiO2)所构成,用来作为该闸极的闸极氧化层。19.如申请专利范围第19项之制作方法,其中该导电层系由一金属矽化物层以及一掺杂多晶矽层上、下堆叠所构成。20.如申请专利范围第19项之制作方法,其中该保护层系由氮矽化合物所构成。21.如申请专利范围第19项之制作方法,其中该预定深度系介于100-500埃的范围之内。22.如申请专利范围第19项之制作方法,其中该侧壁子系由氮矽化合物所构成。23.如申请专利范围第19项之制作方法,其中该MOS电晶体系用来作为动态随机存取记忆体(DRAM)中之记忆单胞的过场电晶体。24.一种于一半导体晶片之矽基底上制作金属氧化物半导体(MOS)电晶体的方法,该方法包含有下列步骤:于该矽基底表面依序形成一介电层、一导电层、一保护层以及一光阻层;进行一黄光制程,于该光阻层中定义出该MOS电晶体之闸极的图案;以及利用该光阻层的图案当作硬罩幕来进行一蚀刻制程,以去除未被该硬罩幕所覆盖之该保护层、该导电层以及该介电层,直至该矽基底表面;去除该光阻层;利用该保护层当作硬罩幕,以蚀刻该矽基底至一预定深度,形成该MOS电晶体的闸极结构;进行一第一离子布植制程,以于该矽基底表面形成该MOS电晶体之轻掺杂汲极(LDD);以及于该闸极之周围侧壁形成一侧壁子;以及进行一第二离子布植制程,以于该矽基底表面形成该MOS电晶体的源极(source)与汲极(drain)。25.如申请专利范围第24项之制作方法,其中该介电层系由二氧化矽(SiO2)所构成,用来作为该闸极的闸极氧化层。26.如申请专利范围第24项之制作方法,其中该导电层系由一金属矽化物层以及一掺杂多晶矽层上、下堆叠所构成。27.如申请专利范围第24项之制作方法,其中该保护层系由氮矽化合物所构成。28.如申请专利范围第24项之制作方法,其中该预定深度系介于100-500埃的范围之内。29.如申请专利范围第24项之制作方法,其中该侧壁子系由氮矽化合物所构成。图式简单说明:第一图至第三图为习知制作金属氧化物半导体电晶体之闸极的方法示意图。第四图至第七图为本发明制作金属氧化物半导体电晶体之闸极的方法示意图。第八图至第十图为本发明制作金属氧化物半导体电晶体之闸极另一实施例的方法示意图。 |
