发明名称 METHOD FOR VERIFYING OPERATION ABNORMAL PART OF INTEGRATED CIRCUIT
摘要
申请公布号 JPH05159016(A) 申请公布日期 1993.06.25
申请号 JP19910349939 申请日期 1991.12.10
申请人 DAINIPPON PRINTING CO LTD 发明人 NAKAMURA ATSUO;JINBO YASUO
分类号 H01L21/82;G06F17/50 主分类号 H01L21/82
代理机构 代理人
主权项
地址
您可能感兴趣的专利