| 主权项 |
1.一种形成半导体元件的隔离膜之方法,其中包含 下列步骤: 提供一半导体基板在其上于隔离区形成多数之沟 渠; 当沉积腔的内部温度上升到沉积温度时,藉由在沉 积腔内的氧化制程氧化沟渠的侧壁和底部表面,而 形成氧化膜; 当沉积腔的内部温度上升到沉积温度时,则在沉积 腔内沉积绝缘材料,而掩埋沟渠;及 藉由CMP制程,使绝缘材料只保留在沟渠内,而形成 隔离膜。 2.如申请专利范围第1项之方法,其中还包含:在形 成沟渠之后,在氧气环境下进行后蚀刻制程之步骤 ,使减缓产生在沟渠内壁上之蚀刻损害。 3.如申请专利范围第1项之方法,其中还包含:在形 成氧化膜之前,使用HF溶液进行第一次清洗和NH4OH 施以第二次清洗之步骤。 4.如申请专利范围第1项之方法,其中当沉积腔的内 部温度上升到300℃至500℃,即进行氧化制程。 5.如申请专利范围第1项之方法,其中进行氧化制程 5至150秒。 6.如申请专利范围第1项之方法,其中在氧化制程中 ,当沉积腔的内部温度上升时,即供应氧气和氦气 。 7.如申请专利范围第1项之力法,其中在氧化制程中 ,供应2000W到4000W之低频功率。 8.如申请专利范围第1项之方法,其中所形成氧化膜 的厚度为10到80。 9.如申请专利范围第1项之方法,其中CMP制程包含: 使用具有对所有材料都有相同研磨速率之低选择 性研磨浆,进行第一次研磨,然后使用具有对绝缘 层具有高选择性之高选择性研磨浆,进行第二次研 磨。 10.一种形成半导体元件的隔离膜之方法,其包含下 列步骤: 在半导体基板上依序形成隧道式氧化膜、多晶矽 层、缓冲氧化膜和氮化物垫膜; 蚀刻氮化物垫膜、缓冲氧化膜、多晶矽层和隧道 式氧化膜,以曝露半导体基板的隔离区; 在半导体基板的隔离区内形成沟渠; 当沉积腔的内部温度上升到沉积温度时,藉由在沉 积腔内的氧化制程氧化沟渠的侧壁和底部表面,而 形成氧化膜; 当沉积腔的内部温度上升到沉积温度时,则在沉积 腔内沉积绝缘材料,以掩埋该沟渠;及 藉由CMP制程,只使绝缘材料保留在沟渠内而形成隔 离膜。 11.如申请专利范围第10项之方法,其中还包含:在形 成沟渠之后,在氧气环境下进行后蚀刻制程之步骤 ,以减缓产生在沟渠内壁上之蚀刻损害。 12.如申请专利范围第10项之方法,其中还包含:在形 成氧化膜之前,进行使用HF溶液的第一次清洗和使 用NH4OH的第二次清洗之步骤。 13.如申请专利范围第10项之方法,其中当沉积腔的 内部温度上升到300℃至500℃时,即进行氧化制程。 14.如申请专利范围第10项之方法,其中进行氧化制 程5至150秒。 15.如申请专利范围第10项之方法,其中在氧化制程 中,当沉积腔的内部温度上升时,即供应氧气和氦 气。 16.如申请专利范围第10项之方法,其中在氧化制程 中,供应2000W到4000W之低频功率。 17.如申请专利范围第10项之方法,其中所形成氧化 膜的厚度为10到80。 18.如申请专利范围第10项之方法,其中CMP制程包含: 使用具有对所有材料都有相同研磨速率之低选择 性研磨浆,进行第一次研磨;及使用对绝缘层具有 高选择性之高选择性研磨浆,进行第二次研磨。 图式简单说明: 第1a图到第1d图为用以说明先前技术中,形成NAND快 闪记忆体元件的隔离膜方法的横截面图;及 第2a图到第2d图为根据本发明的实施例,用以说明 形成半导体元件的隔离膜方法的横截面图。 |
