发明名称 ELECTRONIC LOGIC CIRCUIT DIAGRAM PREPARING SYSTEM
摘要
申请公布号 JPH05135124(A) 申请公布日期 1993.06.01
申请号 JP19910300200 申请日期 1991.11.15
申请人 NEC CORP 发明人 SUZUKI SHIGENOBU
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人
主权项
地址