| 摘要 |
<p>Un système de codage/décodage RLL (200) de cette invention comprend un circuit logique de transfert d'horloge (301), un circuit multiplexeur d'horloge de référence de lecture (304), un circuit logique de saut d'horloge d'écriture (310), un circuit logique de mise en marche codeur (340), un circuit codeur (360), un circuit logique de saut d'horloge lecture (320), un circuit logique de mise en marche décodeur (350), un circuit décodeur (370), une mémoire-tampon de données d'entrée (381) et une mémoire-tampon de données de sortie à trois états (380). Un circuit codeur (360) comprend un désérialiseur qui permet de recevoir les données en série d'une unité de commande de disques et de bloquer les données en mots binaires m. Chaque mot binaire contenant des données m est directement amené à un circuit logique combinatoire de codage qui à son tour génère un mode code binaire n. Le mot code binaire n est chargé dans un sérialiseur et transmis en série hors du sérialiseur. Le circuit décodeur (370) comprend un désérialiseur/sérialiseur et un circuit logique combinatoire de décodage.</p> |
