首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 DELAY TIME ANALYZING SYSTEM FOR PARTIAL LOGIC CIRCUIT
摘要
申请公布号 JPH05108751(A) 申请公布日期 1993.04.30
申请号 JP19910267710 申请日期 1991.10.16
申请人 HOKURIKU NIPPON DENKI SOFTWARE KK 发明人 KANEKO NOBUYUKI
分类号 G01R31/317;G06F17/50 主分类号 G01R31/317
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com