发明名称 STRUCTURE DE MICROPROCESSEUR A FREQUENCE DE NOYAU DOUBLE DE CELLE DES BUS.
摘要 L'invention concerne un microprocesseur à utiliser dans un système d'ordinateur, comprenant un bus prévu pour transférer des données. Il comprend: un moyen générateur (300) de signaux d'horloge pour engendrer des signaux d'horloge de noyau (PH1, PH2) et des signaux d'horloge de bus (CLKIN, CLKOUT), lesdits signaux d'horloge de noyau (PH1, PH2) étant à une première ou à une deuxième fréquence (2X), lesdits signaux d'horloge de bus (CLKIN, CLKOUT) étant à ladite première fréquence (1X), ladite deuxième fréquence (2X) étant plus rapide que ladite première fréquence (1X); une unité sensible aux dits signaux d'horloge de noyau (PH1, PH2) pour traiter lesdites données; et un moyen de commande de bus sensible aux dits signaux d'horloge de bus (CLKIN, CLKOUT) pour piloter lesdites données sur ledit bus. Le microprocesseur peut en particulier comprendre en outre un moyen de commutation couplé audit moyen générateur (300) de signaux d'horloge.
申请公布号 FR2682785(A1) 申请公布日期 1993.04.23
申请号 FR19920012340 申请日期 1992.10.15
申请人 INTEL CORP 发明人 CONARY JAMES W.;BEUTLER ROBERT R.
分类号 G06F1/06;G06F1/08;G06F9/30;G06F9/38;G06F12/08;G06F13/42;G06F15/78;(IPC1-7):G06F13/00 主分类号 G06F1/06
代理机构 代理人
主权项
地址