OPTIMIZATION SYSTEM FOR DELAY TIME OF LOGIC CIRCUIT,申请号JP19910283508-传众专利搜索

首页产品黄页商标征信

会员服务注册登录

法人/股东/高管

发明名称	OPTIMIZATION SYSTEM FOR DELAY TIME OF LOGIC CIRCUIT
摘要
申请公布号	JPH05101134(A)	申请公布日期	1993.04.23
申请号	JP19910283508	申请日期	1991.10.03
申请人	NEC CORP	发明人	YOSHIKAWA HIROSHI
分类号	G01R31/317;G06F11/25;G06F11/26;G06F17/50	主分类号	G01R31/317
代理机构		代理人
主权项
地址

您可能感兴趣的专利

(U1 Y2) ;APARATO ASADOR

(U1 Y2) ;APARATO ESTERILIZADOR

(U1 Y2) ;TUERCA PARA FIJACION DE LLANTAS EN CAMIONES Y SIMILARES

(U1 Y2) ;ENVASE PERFECCIONADO

(U1 Y2) ;VALVULA PERFECCIONADA

(U1 Y2) ;PROTECTOR PARA RUEDA DE REPUESTO DE AUTOMOVILES

(U1 Y2) ;DISPOSITIVO PARA LA RECOGIDA DE ESPECIMENES

(U1 Y2) ;PABELLON PARA TERRAZAS DE BARES Y SIMILARES

HEATING DEVICE FOR RADIANT HEATING

CROP GATHERING ATTACHMENT FOR CROP HARVESTING MACHINE

RAILROAD TRACK VEHICLE

COFFEE ROASTER WHICH MAINTANS BEANS IN A FLUIDISED STATE IN HOT AIR DRAUGHT

FORMING MEANS WITH DIE CAVITY AND MOVABLE PLATENS

MICROWAVE LANDING SYSTEM

DEVICE TO SECURE SHOULDER STRAPS OF A RUCKSACK

PARTICULATE FEEDER FOR WELDING

HOSIERY DISPLAY STAND

PORTABLE RECORDER/CAMERA PACK

(U1 Y2) ;DISPOSITIVO PARA JUEGO DE HABILIDAD