应用于静态影像压缩的可变长度解码装置

摘要

本发明系提供一种应用于静态影像压缩的型变长度解码装置，包括有一先进先出记忆体、一架构控制器、一时序控制器、一３２位元环型移位器、一１６位元环型移位器、一移位控制器，一非零系数产生器，一连续零系数数列控制器、一直流内容位址化记忆体及一交流内容位址化记忆体，使得经编码后的资料串输入，在各级筛管式的处理下，利用内容位址化记忆体及环型移位器，可在一个系统时脉周期内找出不定长度的相对值，经后级处理后可得正确的数据资料数列，完成不定长度码的解码工作，本装置配合离散余弦转换可将影像资料压缩２０至３０倍，减少影像图素的资料量，让影像资料的储存记忆体变小，传送时间缩短，可用于多媒体的应用，经电脑辅助设计工具实际测试此电路设计，以证明本装置确实能作不定长度码的解码工作为其目的。

主权项

398数据资料数列,完成解码工作。2.如申请专利范围第1项所述之应用于静态影像压缩的可变长度解码装置,其中该时序控制器为整个资料处理过程透过此时序控制器以筛管式的方法一级接一级的传送3. 如申请专利范围第1项所述之应用于静态影像压缩的可变长度解码装置,其中该控制流程之解码程序步骤为:步骤1:将已编码的资料输入先进先出记忆内;步骤2:判断先进先出记忆体内资料量是否充足,是则进行步骤3,否则进行步骤1;步骤3:将资料自先进先出记忆体中读出步骤4:进行环形移位器的移位工作;步骤5:进行不定长度码的比对工作,及移位値的更新;步骊6:判断移位値是否大于32位元,是则进行步骤3,否则进行步骤4步骤7:与步骤6是同时进行的,判定不定码为何种事件码,若为FO码则步骤8,若为R/Z码则步骤9,若为EOB码则步骤10;步骤8:连续输出16个零系数,接着至步骤5;步骤9:输出连续R个零系数及有效位元为Z 的非零系数,接着步骤11 ;步骤10 :输出零系数直到基本区块结束接着步骤12;步骤11:判定基本区块是否结束,是则步骤12,否则步骤5;步骤12:判断是否为最后一个基本区块是则结束解码工作,否则步骤5;若为最后一个基本区块,则结束此控制流程动作。图示简单说明:图一为本发明应用于静态影像压缩的可变长度解码装置之架构方块图;图二为该架构之硬体电路图;图三为该架构之内容位址化记忆体基本单元设计图;图四为该架构之架构控制器设计图;图五为该架构之移位控制器设计图;图六为该架构之连续零系数数列控制器设计图;图七为该架构之非零系数产生器设计图;图八为该架构之时序控制器设计图;以及图九为本发明之控制流程图。