发明名称 PROGRAMMABLE LOGIC DEVICE WITH MULTIPLE SHARED LOGIC ARRAYS
摘要 Dispositif logique programmable possédant des premiers réseaux logiques multiples, tels que des réseaux ET (11), pourvus chacun d'un ensemble différent d'entrées (13) et fonctionnant simultanément en totalité, dans lequel les sorties (17) de deux ou plusieurs premiers réseaux logiques (11) sont partagées dans une deuxième porte ou réseau logique unique (21), tel qu'une porte ou un réseau OU (21). Dans un mode de réalisation de l'invention, un nombre N de premiers réseaux logiques (11) et un nombre M de deuxièmes réseaux logiques (21) sont reliés de façon que chaque deuxième réseau logique reçoive des termes intermédiaires de tous les premiers réseaux logiques (11) et les termes intermédiaires provenant de chaque premier réseau logique (11) sont partagés par plusieurs deuxièmes réseaux logiques (21). Dans un deuxième mode de réalisation, un nombre N de premiers réseaux logiques (41) et une pluralité de deuxièmes portes logiques (51, 53) sont reliés de façon qu'au moins quelques-unes des deuxièmes portes logiques (53) reçoivent des termes intermédiaires (49) de deux premiers réseaux logiques contigus (41).
申请公布号 WO9306658(A1) 申请公布日期 1993.04.01
申请号 WO1992US07706 申请日期 1992.09.10
申请人 ATMEL CORPORATION 发明人 GONGWER, GEOFFREY, S.
分类号 H03K19/177 主分类号 H03K19/177
代理机构 代理人
主权项
地址