LOGIC CIRCUIT WITH REDUCED POWER CONSUMPTION IN STANDBY STATE,申请号JP19910207049-传众专利搜索

发明名称	LOGIC CIRCUIT WITH REDUCED POWER CONSUMPTION IN STANDBY STATE
摘要
申请公布号	JPH0548424(A)	申请公布日期	1993.02.26
申请号	JP19910207049	申请日期	1991.08.19
申请人	NIPPON TELEGR & TELEPH CORP <NTT>	发明人	KAWAMURA TOMOAKI
分类号	H03K19/00;H03K19/086	主分类号	H03K19/00
代理机构		代理人
主权项
地址