发明名称 |
BATCH ASSEMBLY METHODS FOR PACKAGING OF CHIPS. |
摘要 |
<p>Procédés d'assemblage par lots destinés à la mise sous boîtier à haute densité de puces à semi-conducteurs de puissance dans des boîtiers hermétiques minces, qui consistent à former sur des rangées de puces de silicium des contacts en feuille collés par thermocompression, à préparer des rangées de couvercles en céramique qui contiennent des habillages de cuivre en liaison directe sur la surface supérieure et la marge inférieure et des conducteurs sphériques à haute intensité à travers les couvercles, à emboutir les rangées de godets en Cu/Mo/Cu ou en cuivre, à monter par matriçage une puce à semi-conducteurs dans chaque godet respectif, à aligner en les superposant une rangée de couvercles avec une rangée de godets, et à braser par fusion de manière à fermer hermétiquement tous les boîtiers hermétiques minces au sein d'une série alignée de rangées de godets et de couvercles.</p> |
申请公布号 |
EP0528001(A1) |
申请公布日期 |
1993.02.24 |
申请号 |
EP19920906186 |
申请日期 |
1991.12.20 |
申请人 |
GENERAL ELECTRIC COMPANY |
发明人 |
NEUGEBAUER, CONSTANTINE, ALOIS;TEMPLE, VICTOR, ALBERT, KEITH |
分类号 |
H01L21/50;H01L21/52;H01L23/04;H01L23/538 |
主分类号 |
H01L21/50 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|