| 摘要 |
Un démultiplicateur comprenant une multiplicité de bascules (31-34) varie sa division de fréquence pour corriger la phase à un rythme correspondant à 0,5 cycle d'horloge. Chaque bascule (31-34) répond en continu et de manière synchrone soit à un flanc ascendant (31, 33), soit à un flanc descendant (32, 34) des impulsions d'horloge (CK). En général, l'état du démultiplicateur voyage le long d'une des deux boucles, ce qui produit des impulsions de sortie possédant des fréquences de répétition identiques. Lorsqu'un signal de commande (X, Y) est appliqué, l'état du démultiplicateur voyage d'une boucle à l'autre, produisant au moins une sortie à une fréquence de répétition alternative. La fréquence de répétition alternative est soit inférieure, soit supérieure à la fréquence de répétition identique par un nombre entier de demi-cycles des impulsions d'horloge d'entrée (CK). Là où il y a deux signaux de commande (X, Y), une fréquence de répétition alternative supérieure ou inférieure peut être choisie. Puisque les bascules (31-34) répondent à n'importe lequel des flancs des impulsions d'horloge (CK) sans interruptions de déclenchement d'horloge, il n'y a pas d'instabilité et la robustesse du démultiplicateur est améliorée. La fréquence d'horloge peut aussi être efficacement diminuée de moitié. |
