发明名称 TIMING SPECIFICATION VERIFICATION SYSTEM FOR LOGIC CIRCUIT
摘要
申请公布号 JPH0520386(A) 申请公布日期 1993.01.29
申请号 JP19910171532 申请日期 1991.07.12
申请人 NEC CORP 发明人 KAWACHI TOSHIHIKO
分类号 G01R31/319;G01R31/28;G06F11/25;G06F11/26;G06F17/50 主分类号 G01R31/319
代理机构 代理人
主权项
地址