| 主权项 |
1.一种同步型动态RAM,系属于:将位址解码后再选择 记 忆胞,再对于该记忆胞进行资料写入或读出之型式 的动态 RAN,其特征为:设有:一用以锁存上述记忆胞防读出 资 料并且输出锁存结束讯号之资料锁存电路;及一用 以将被 上述资料锁存电路所锁存之读出资料输往外部之 输出电路 ;及一用以在于从存取开始至上述锁存结束讯号输 出为止 的期间中计算1次记忆存取中连续被输入之复数个 同步时 脉之数目的时脉计数电路;及一根据上述锁存结束 讯号输 出随后的上述同步时脉的前缘或后缘,而赂上述时 ,脉计 数电路的输出往外部输出之延迟时脉数输出电路 。2.如申请专利范围第1项之同步型动态RAM,其中, 复设有 一用以使上述锁存结束讯号延迟特定时间之延迟 电路。3.一种同步型动态kAM,系属于:将位址解码后 再选择记 忆胞,再对于该记忆胞进行资料写入或读出之型式 的动态 RAM,其特征为:设有:一用以锁存上述记忆胞的读出 资 料之资料锁存电路;及一根据1次记忆存取中连续 被输入 的复数个同步时脉,而输出因应于被外部输入讯号 所设定 之延迟时脉数的输出控制讯号之输出时脉延迟控 制电路; 及一根据上述输出控制讯号而将被上述资料锁存 电路所锁 |
