摘要 |
<P>L'invention concerne un circuit intégré de carte à mémoire passive de comptage d'unités comprenant p étages de mémoire de comptage de données (10, 11, 12) contenant des nombres de cases respectifs n1 ...np , une écriture étant effectuée dans une case d'un étage supérieur chaque fois que toutes les cases de l'étage inférieur ont été validées, les cases des étages inférieurs étant ensuite effacées. Ce circuit comprend p-1 étages témoin (21, 22) identiques aux p-1 étages de rang supérieur des p étages de comptage, la logique d'adressage des étages témoin étant telle que les cases de ces étages témoin sont adressées en écriture simultanément avec les cases des étages de comptage correspondants et, après une écriture, sont adressées en effacement en même temps que les cases des étages inférieurs à celui qui vient d'être validé.</P>
|