| 主权项 |
1.一种动态数位系统,具有一个预充电期和一个信 号传送 期,包含一个预充电段,一个输出段,此及一个连接 于该 预充电段与该输出段之间的传送段,该预充电段包 含:一 个驱动器,具有一个预充电节点,接至一个预充电 负载装 置,该负载装置在该预充电期间导通,使该充电节 点充电 至高逻辑电位;一个输入端,提供输入信号以控制 该驱动 器在该信号传送期间的导通或断开,并且在该驱动 器导通 时拉低该充电节点;一个延迟电话,具有该输入信 号和该 预充电节点电压为输入,在该预充电节点达到最后 逻辑电 位之前,控制该传送段的传送时序。2.如申请专利 范围第1项之动态数位系统,其中该延迟电 路包含一个反及闸。3.如申请专利范围第2项之动 态数位系统,其中该预充电 负载装置包含第一个MOSFET,其闸极由一个钟脉驱动 ,该 驱动器包含第二个MOSFET,其闸极由该输入信号驱动 ,该 第一和第二MOSFET连接在一个共同节点,以作为该预 充电 节点,该传送段包含一个二输入端的MOSFET逻辑闸, 该反 及闸包含多数个MOSFET。4.如申请专利范围第3项之 动态数位系统,该系统系指一 个类比数位转换器,包含一个比较器,一个自动归 零电路 ,一个解码器,一个编码器以及一个输出缓冲器,该 编码 器安排成具有N位元线和M字型之仅读记忆器成为 该预充电 段,该位元线成为该预充电节点,该字线之一具有 来自该 解码器的信号〝1〞,该输出缓冲器成为该输出段, 又包 含一个N+1输入反及闸,具有一个字线信号及N个位 元线 信号的输入,并且驱动二反相器,成为该延迟电话, 该传 送段具有二输入的逻辑闸,由该二个反相器的输出 控制。5.如申请专利范围第4项之动态数位系统,其 中该N+1输 入反及闸系静态互补MOSFET闸者。6.如申请专利范 围第4项之动态数位系统,其中该N+1输 入反及闸为动态逻辑闸,具有N+1个pMOS并联接于电 源正 端与一个共同节点之间,以及一个nMOS,连接于该共 同节 点与电源负端之间,并由该钟脉补数控制。7.如申 请专利范围第4项之动态数位系统,其中该输出缓 |
