BICMOS LOGIC GATE

摘要

Circuit logique BiCMOS (20) qui utilise une paire de transistors bipolaires (21, 22) couplée à un émetteur en vue de comparer différentiellement un signal d'entrée (VIN)) avec un niveau logique de référence (VBIAS). Chacun des transistors bipolaires est chargé en résistance par un transistor MOS à canal P (26, 27). Un montage émetteur-suiveur (33 ou 34) dont la base est couplée au collecteur de l'un des transistors bipolaires et dont le collecteur est connecté au premier potentiel d'alimentation (GND) fournit le signal de sortie. Des transistors MOS à canal N (24, 36, 37) sont utilisés comme sources de courant afin de polariser la paire couplée à l'émetteur et le montage émetteur-suiveur. Un dispositif de circuit fournit un signal de réaction couplé aux portes des transistors MOS à canal P afin de commander dynamiquement la résistance de charge s'appliquant à ladite paire couplée à l'émetteur.