主权项 |
1912711.一种电脑系统,该系统包括:多重群组的处理 器与记忆体,诸处理器间的一个相互连接路径,由 系统处理器控制指令之执行的作业装置,该作业装 置使处理器群组可被动态地组态以MIMD、SIMD、或 SISD处理器群组作业,以由模式改变动态地组态以 执行一个或更多个程式之指令。2.根据申请专利 范围第1项之电脑系统,其中该模式改变系以指令 为单位被致能。3.根据申请专利范围第1项之电脑 系统,其中该等处理器中的至少某一些在实体上相 同但执行多动模式机能。4.根据申请专利范围第1 项之电脑系统,其中该等处理器中的至少某一些各 有其电脑处理元件为独立SISD或一群MIMD机能所需 之指令暂存器、程式计数器、及状况代码暂存器 。5.根据申请专利范围第1项之电脑系统,其中该等 处理器中的至少某一些各有其电脑处理元件为MIMD 模式下运作所需之资源,且其中该相同资源被使用 于SIMD模式运作下。6.根据申请专利范围第1项之电 脑系统,其中该诸处理器为MIMD作业所需资源之程 式计数器被指派予一SIMD模式下之基础暂存器机能 以在该作业装置促使被选定的诸处理器动态地执 行SIMD机能时作业用。7.根据申请专利范围第1项之 电脑系统,其中该诸处理器为MIMD作业所需资源之 指令暂存器被指派予一SIMD模式下之本地致能机能 以在该作业装置促使被选定的诸处理器动态地执 行SIMD机能时作业用。8.根据申请专利范围第1项之 电脑系统,其中该诸处理器为MIMD作业所需资源之 指令暂存器被指派予一SIMD模式下之本地致能机能 以在该作业装置促使被选定的诸处理器动态地执 行SIMD机能时且当该等指令暂存器被用以管线推送 SIMD指令时作业用。9.根据申请专利范围第6项之电 脑系统,其中该诸处理器为MIMD作业所需资源之指 令暂存器被指派予一SIMD模式下之本地致能机能以 在该作业装置促使被选定的诸处理器动态地执行 SIMD机能时作业用。10.根据申请专利范围第6项之 电脑系统,其中该诸处理器为MIMD作业所需资源之 指令暂存器被指派予一SIMD模式下之本地致能机能 以在该作业装置促使被选定的诸处理器动态地执 行SIMD机能时且当该等指令暂存器被用以管线推送 SIMD指令时作业用。11.根据申请专利范围第1项之 电脑系统,其中该诸处理器组群在该指令暂存器内 有一数値设定暂存器,该数値设定动态地表示在一 程式指令流内现行指令之执行的现行模式。12.根 据申请专利范围第1项之电脑系统,其中作业装置 指令组内的一指令可被广播至系统中被选定的诸 处理器以将系统中被选定的处理器组动态地切换 至期望的作业模式。13.根据申请专利范围第1项之 电脑系统,其中该电脑系统备有许多个相互动态在 相同电脑系统上作业之作业模式群组在完成一任 务时在诸作业模式间动态切换。14.根据申请专利 范围第1项之电脑系统,其中诸机器使用相同一组 的系统资源以致能多重模式应用程式但这些资源 被动态地重组态。15.根据申请专利范围第1项之电 脑系统,其中该电脑系统系一具有1...N多组处理器 之多重处理器电脑系统,每群组处理器有具有一控 制单元、一资料流单元、及一配合一处理器之记 忆体的处理元件,该多重群组之该诸处理器中的每 一个经由一相互连接网路相互耦合。16.根据申请 专利范围第1项之电脑系统,其中相互连接网路系 一动态切换连结网路。17.根据申请专利范围第1项 之电脑系统,其中在SIMD模式下,诸模式间之切换利 用用于MIMD模式下之电脑处理元件的指令暂存器以 切换至SIMD模式,且指令处理利用用于MIMD模式下之 其他诸元件做为SIMD作业模式下之双目的资源。18. 根据申请专利范围第1项之电脑系统,其中该相互 连接网路系致能诸处理器间无阻断之点对点耦合 之动态多阶双面切换网路。19.根据申请专利范围 第1项之电脑系统,其中该电脑系统在执行一连串 指令之一群处理器的各处理元件之指令暂存器间 备有一广播路径,从而藉在所备广播路径上广播而 在许多处理器群组内致能SIDM作业。20.根据申请专 利范围第1项之电脑系统,其中一相互连接网路提 供广播机能以将指令广播至一群被致能执行一作 业模式之处理器中的许多个处理器。21.根据申请 专利范围第1项之电脑系统,其中一多阶相互连接 网路提供诸替代路径予一群在一共同程式上运作 之处理器的指令暂存器。22.根据申请专利范围第1 项之电脑系统,其中一多阶相互连接网路提供一广 播路径予一群在一共同程式上运作之处理器的指 令暂存器。23.根据申请专利范围第1项之电脑系统 ,其中一多阶相互连接网路提供诸替代路径予一群 在一共同程式上运作之处理器的指令暂存器,且该 相互连接网路系一致能诸处理器间无阻挡点对点 耦合之动态多阶双面切换网路。24.根据申请专利 范围第1项之电脑系统,其中一多阶相互连接网路 提供诸广播路径予一群在一共同程式上运作之处 理器的指令暂存器,且该相互连接网路系一致能诸 处理器间无阻挡点对点耦合之动态多阶双面切换 网路。25.根据申请专利范围第1项之电脑系统,其 中一群互动处理器之诸各个处理元件有一指令组 而所有资料记忆体基准均经由LOAD与STORE指令完成, 且其中资料存取之定址系一基础增加转位,且其中 在一记忆作业开始后应做加法及索引暂存器更新 做为一定址后更新;且其中所有执行运算作业之指 令为以暂存器为单位,且该诸处理器可在一个 四(邻,间-二甲基苯基)硼,N,N-二甲基苯胺 四(苯基) 硼,三(正丁基)铵四(戊氟苯基)硼,三(正丁基)铵四( 戊 氟苯基)硼,N,N-二甲基苯胺四(戊氟苯基)硼,三(正丁 基铵)四(全氟苯基)硼,N,N-二甲基苯胺四(全氟苯基) 硼 。 |