| 摘要 |
<p>Die Erfindung löst die Aufgabe, eine Schreib-Lese-Schaltung für statische RAM zu entwickeln, welche bei hoher Lesegeschwindigkeit gleichzeitig eine große Störsicherheit in den Lesezyklen erreicht. Zur Anwendung kommt eine Schreib-Lese-Schaltung für einen statischen RAM mit n Bitleitungspaaren (BLi; /BLi; mit i=Ø...n) und m Wortleitungen (WLØ...WLm), bei welcher die Bitleitungspaare (BLi; /BLi) jeweils mit den Knoten (Ki; /Ki) von Sensorflipflops (5.i) verbunden sind, deren Fußpunkttransistoren (8.i) von einem zugehörigen Latchtakt (LTk) gesteuert sind. Die Knoten (Ki; /Ki) sind über Auswahltransistoren (9.i; 9.i') mit Datenleitungspaaren (DLk; /DLk) des RAM verbunden. Die Auswahltransistoren (9.i; 9.i') sind von den einzelnen Bitleitungspaaren (BLi; /BLi) zugeordneten Ausgängen (BDi) eines Spaltendekoders (3) angesteuert. Erfindungsgemäß ist jeweils zwischen wahrer (BLi) bzw. negierter Bitleitung (/BLi) jedes Bitleitungspaares (BLi; /BLi) und wahrem (Ki) bzw. negiertem Knoten (/Ki) des zugehörigen Sensorflipflops (5.i) eine in ihrer Leitfähigkeit steuerbare Verbindung (4.i), welche beim Beschreiben des RAM durchgängig sowie beim Lesen zu Beginn des zugehörigen Latchtaktes (LTk) leitfähig ist und ihre Leitfähigkeit in dem Maße verliert, wie das Potential des Latchtaktes (LTk) steigt, angeordnet. Die Erfindung wird in statischen RAM zur weiteren Beschleunigung des Datenzugriffes beim Lesen eingesetzt. <IMAGE></p> |
