| 摘要 |
L'invention concerne une unité de commande de mémoire (17) qui définit la taille de la mémoire dans une mémoire à accès sélectif dynamique (DRAM) à plusieurs blocs de mémoires imbriqués (20A-20D) ou dans un système de mémoire à accès sélectif dynamique. Le système permet d'assurer l'accès par une unité de traitement centrale associée par une unité centrale de traitement (CPU) (10) à un réseau de mémoires en continu. Le décalage est sélectionné en fonction de la taille de la mémoire. Une unité de commande de mémoire (17) qui est capable de commander une DRAM ayant une taille donnée, sélectionne une mémoire dont la taille est inférieure au maximum en appliquant un niveau élevé ou faible sur les broches d'adresses (Q6-Q11) les plus significatives. En lisant la sortie, l'unité de commande (17) peut déterminer qu'aucun espace en mémoire n'est disponible sur les emplacements d'adresses élevés et il peut déterminer le décalage pour le bloc de mémoire suivant. |
