| 主权项 |
1.一种緖图显示系统,包含显示器,用以显示一矩阵像素;图框缓冲器,用以储存上述之像素,该图框缓冲器包含五组VRAH,每组含一或多个VRAM;控制器,用以控制上述之显示器,该控制器包含数位/类比讯号转换器用以接收上述图框缓冲器之数位形式之像素,并转换成类比形式;以及位址产生器包含除以5装置,用以产生上述像素对应到上述图框缓冲器之位址;上述之位址产生器并产生晶片选择,列位址选择与行位址选择输出讯号。2.如专利申请范围第1项之显示系统中所述显示器之像素,该像素之座标以(x,y)表示,座标x表示该显示器之行(COLUMN),座标y表示该显示器之列(ROW)。3.如专利申请范围第2项之显示系统,其中所述之除以5装置包含余数输出讯号xmod 5与商数输出讯号x/5。4.如专利申请范围第3项之显示系统,所述之显示器包含1280*1024个像素,所述之每个VRAM具备512*512个位址,对显示器之每个像素而言,上述之晶片选择讯号产生依据为x mod 5;上述之行位址选择讯号产生依据为y0*256+x/5,其中y0表示座标y之位元0的値,当y0値为0时,代表偶数之列,y0値为1时,代表奇数之列;上述之列位址讯号产生之依据为y/2。5.如专利申请范围第2项或第4项中所述之座标x为11位元値以16进位表示为(a bc)16,其中a为3位元値,b为4位元値与c为4位元値;所述之除以5装置包含第一级包含第一线路装置决定A=3*a,其中A为4位元値,以及第二线路装置决定X=a+b,其中X为5位元値,第二级与上述之第一级相连包含第三线路装置决定Y=3*X0-3,其中Y为6位元値,X0-3为X之第1至第4位元値,第四线路装置决定B=A+3X4,其中B为4位元値,X4为X之第5位元値,以及第五线路装置决定Z=(X+c)/5,其中Z为3位元値,并产生R=xmod 5 输出讯号,以及第三级与上述第二级相连,包含第六线路装置以决定W=B+Y4-5其中W为4位元値,Y4-5为Y第5与第6位元値第七线路装置以决定Q0-2=Y0-2+Z0-2,其中Y0-2为Y之第1.2与3位元値,Q0-2为Q之第0至第3位元値,并决定溢位元H値,以及第八线路装置以决定Q3-7=W0-3+Y3+H,其中Q3-7为Q之第4至第8位元値,Y3为Y之第四位元値,W0-3为W之第1至4位元。6.如专利申请范围第2项或第4项中所述之座标1为11位元値以16进位表示为(a bc)16,其中a为3位元値,b为4位元値与c为4位元値;其中所述之除以5 线路装置用以计算方程式Q=5* a+3*b+(a+b+c)/5其中Q=x/5。7.一种记忆体架构包含记忆体系统包含多组单元,每组含有一至多个单元;位址产生器产生上述之记忆体单元之位址,上述之位址产生器包含一除法器线路用于以m位元数1除以一n位元数y,其中p是一整数;0≦Ci≦2p,-1,与N是整数约略等于m/p,表为N=m/p。-上述之除法器包含多个加法器与乘法器线路用以计算其中Ai为预先设定之常数与z/y是化(Ci,Ci-1,…,CO)之函数表为z/y=f(Ci,ci-1,…,CO)。8.如申请专利范围第7项之记忆体架构其中所述之记忆体系统是用于绘图显示器之图框缓冲器。9.如申请专利范围第7项之记忆体架构,其中,所述之x为11位元値,所述之p=4,m=11,N=m/p=11/4=2,y=5,A2=51,A1=3,A0=0,z/5=f(C2C1CO)。10.一位址产生器用以产生图框缓冲器之定址讯号,上迤之图框缓冲器用以储存绘图显示终端机之像素,该位址产生器包含第一个输入装置接收显示器上像素之座标y之讯号,第二个输入装置接收显示器上像素之座标x之讯号,除以2装置产生输出讯号:y/2之列位址选择讯号,乘法器输出上述y座标之位元0之値乘以256的结果,表示为y0*256,除以5装置产生输出讯号:x/5之讯号与x mod 5之晶片选择讯号,以及加法器输出上述之x/5与y0*256相加的结果并命为行位址选挥讯号,表示为x/5+y0*256。11.如申请专利范围第10项之位址产生器,其中所逖之座标x为11位元値,以16进位表示为(a b c)16,其中a为3位元値,b为4位元値与c为4位元値;该除以5装置包含第一级包含第一线路装置决定八=3*a,其中A为4位元値,以及第二线路装置决定X=a+b,其中X为5位元値,第二级与上述之第一级相连包含第三线路装置决定Y=3*X0-3,其中Y为6位元値,X0-3为X之第1至第4位元値,第四线路装置决定B=A+3X4,,其中B为4位元値,X4为X之第5位元値,以及第五线路装置决定Z=(X+c)/5,其中Z为3位元値,并产生R=xmod 5 输出讯号,以及第三级与上述之第二级相连包含第六线路装置以决定W=B+Y4-5其中W为4位元値,Y4-5为Y第5与第6位元値第七线路装置以决定Q0-2=Y0-2+Z0-2,其中Y0-2为Y之第1.2与3位元値,Q0-2为Q之第0至第3位元値,并决定溢位元H値,以及第八线路装置以决定Q3-7=W0-3+Y3+H,其中Q3-7为Q之第4至第8位元値,Y3 |
