发明名称 PARAMETER TOLERANT PLL SYNTHESIZER
摘要 Dans un synthétiseur à boucle à verrouillage de phase, on réduit fortement la tolérance au gain et les variations des composants lorsque le gain de la boucle augmente et dépasse le gain pour lequel la boucle a été conçue au départ et lorsque le rapport de symétrie de la boucle de troisième ordre diminue jusqu'à une valeur comprise dans la plage 2,0 - 2,5. Dans un mode d'exécution préféré, l'oscillateur de référence (601) fournit un signal de fréquence stable à un détecteur de phase (603). On applique respectivement des impulsions de correction vers le haut et vers le bas à une source de courant ascendant (105) et à une source de courant descendant (107). Le filtre à boucle (609) fournit une réponse de cinquième ordre. Le signal de commande filtré est transmis à l'oscillateur à tension commandée (103) afin de modifier et de commander la fréquence d'oscillation. Le signal de sortie provenant de l'oscillateur à tension commandée (103) est donné en sortie à d'autres circuits radio et à un diviseur de fréquence commandé classique (111) qui permet de réduire la fréquence avant le couplage au détecteur de phase (603).
申请公布号 WO9210879(A1) 申请公布日期 1992.06.25
申请号 WO1991US08977 申请日期 1991.12.02
申请人 MOTOROLA, INC. 发明人 HIETALA, ALEXANDER, W.
分类号 H03L7/089;H03L7/093;H03L7/18 主分类号 H03L7/089
代理机构 代理人
主权项
地址