| 摘要 |
<P>La présente invention concerne une architecture de terminal et le circuit de gestion associé. <BR/> Architecture de terminal comportant un microprocesseur (81) relié par un bus de donnée (8549), un bus d'adresse (8558) à un circuit de gestion (85) de l'affichage vidéo et des accès à une mémoire vidéo VRAM (83) constituant la mémoire système et la mémoire de l'affichage, ledit circuit de gestion (85) étant également relié par un bus d'adresse (8528) et un bus de donnée (8529) à une mémoire vive (82) générateur de caractère et par 5 lignes de sortie au moniteur vidéo (8530, HRTL, VRT).</P>
|
