发明名称 ZERO OVERHEAD SELF-TIMED ITERATIVE LOGIC
摘要 <p>Grâce à cette invention, un circuit logique domino du type MOS compatible, qui est normalement utilisé seulement dans deux phases, à savoir une phase de précharge et une phase d'évaluation logique, peut utiliser une troisième phase de stockage des données, ce qui permet de disposer en cascade et avec chevauchement les portes logiques domino (1, 2, 3), sans l'intervention de bascules. Les accès (entrée de données) au système doivent comporter des transitions strictement monotoniques pendant la phase d'évaluation logique et le signal de précharge ne doit être actif que pendant la phase de précharge. En outre, ce système avec structure à chevauchement peut ramener ses signaux de sortie à l'entrée, pour former une structure itérative. Une telle structure avec chevauchement de retour se présente sous la forme d'une boucle ou d'un anneau logique, qui met en circulation les données jusqu'à ce que toute l'opération de calcul soit achevée.</p>
申请公布号 WO9207361(A1) 申请公布日期 1992.04.30
申请号 WO1991US07256 申请日期 1991.10.10
申请人 HAL COMPUTER SYSTEMS, INC. 发明人 WILLIAMS, TED, E.
分类号 G06F7/537;G06F7/52;G06F7/535;G06F9/38;G06F17/50;H03K19/096 主分类号 G06F7/537
代理机构 代理人
主权项
地址