MULTIACCUMULATOR SIGMA-DELTA FRACTIONAL-N SYNTHESIS.

摘要

Un synthétiseur fractionnaire de type N (803) utilisant au moins un modulateur (900) sigma-delta de deuxième ordre est décrit. Les binaires les plus significatifs de l'accumulateur de sortie (1011) du modulateur sigma-delta sont utilisés comme commande d'exécution pour le diviseur variable du démultiplicateur à boucle (103). Le signal de modulation envoyé au synthétiseur fait partie de l'entrée numérique d'un chiffre dans le modulateur sigma-delta et la production de signaux parasites est réduite au moyen de la sélection d'un chiffre élevé comme dénominateur de la partie fractionnaire du diviseur du démultiplicateur à boucle.