摘要 |
Zur Optimierung des Laufzeitverhaltens einer Gate Array Komponentenanordnung mit einem Speicherelement (FF), das insbesondere zum Aufbau von Schieberegistern (Figur 6) Verwendung findet, ist vorgesehen, dem Speicherelement (FF) ausgangsseitig einen Multiplexer (M) nachzuschalten. Damit lassen sich eine definierte Zusatzlaufzeit zur Laufzeit des Speicherelements (FF), eine zusätzliche Logikfunktion am Ausgang (QL) des Speicherelements sowie Ausgänge der Komponenten (Figur 2) mit unterschiedlicher Schaltgeschwindigkeit (X,X; Y,Y) erreichen. <IMAGE>
|