| 摘要 |
<p>Übliche Mikroprozessoren erwarten eine bestimmte Anzahl von Prozessortakten nach einem Zugriff auf eine externe Einrichtung, insbesondere nach einem Lesebefehl für einen externen Datenspeicher, die Daten auf dem Bus zur Übernahme. Wenn nun ein relativ langsamer Speicher zusammen mit einem schnellen Mikroprozessor verwendet wird, kann es sein, daß die Daten zum erwarteten Zeitpunkt noch nicht vorhanden sind. Bei Mikroprozessoren, bei denen kein Haltzustand möglich ist, ist es bekannt, die Taktfrequenz während des Lesens des externen Speichers herabzusetzen, bis die Daten tatsächlich vorhanden sind. Dies führt jedoch zu einer schwankenden mittleren Taktfrequenz des Mikroprozessors, so daß von dem Takt gesteuerte interne Zeitgeber keine definierten Zeiten abmessen können. Erfindungsgemäß wird nun vorgeschlagen, die Taktfrequenz in dem Abschnitt des Arbeitszyklus des Mikroprozessors herabzusetzen, in dem ein Zugriff auf eine externe Einrichtung auftreten kann, und den übrigen Teil des Zyklus mit maximaler Taktfrequenz zu arbeiten. Dies erfolgt zwar auch dann, wenn tatsächlich kein Zugriff stattfindet, jedoch ist dann die mittlere Taktfrequenz des Mikroprozessors konstant, so daß interne Zeitgeber weiterhin mit dem Taktsignal arbeiten können. Es werden Maßnahmen angegeben, den Teil des Arbeitszyklus des Mikroprozessors, in dem die Taktfrequenz herabgesetzt wird, möglichst genau an den Abschnitt des Zyklus anzupassen, der von dem Auslösen des Zugriffs bzw. des Auslesens bis zur tatsächlichen Lieferung der Daten reicht. <IMAGE></p> |
