LATCHED ACCUMULATOR FRACTIONAL N SYNTHESIS WITH RESIDUAL ERROR REDUCTION

摘要

Synthétiseur N fractionnaire à accumulateurs verrouillés à erreur résiduelle réduite destiné à être utilisé dans des émetteurs-récepteurs radio-numériques. Le diviseur du diviseur de fréquence (103) du synthétiseur varie avec le temps grâce à la sommation de fréquences numériques de sortie de report d'accumulateur qui ont pour résultats des augmentations de fréquence égales à une fraction de la fréquence de référence. Les accumulateurs (615, 617) sont verrouillés de manière que lorsque survient une impulsion d'horloge, les données sont transférées à travers chaque accumulateur à raison d'une phase d'impulsion d'horloge à la fois, de façon que le retard dans le système soit égal à celui d'un seul accumulateur. Les signaux de sortie verrouillés de l'accumulateur du deuxième ordre le plus élevé (619) sont soustraits des signaux de sortie de l'accumulateur de l'ordre le plus élevé (621) et différentiés avant d'être appliqués au filtre en boucle (109).