| 摘要 |
<P>La présente invention concerne un composant semiconducteur haute tension comprenant une région centrale (N- ) faiblement dopée encadrée de couches (P1 , P3 ) à plus fort niveau de dopage formant avec la région centrale des première et seconde jonctions (J1 , J2 ) susceptibles de supporter ladite haute tension, dans lequel les première et seconde jonctions affleurent sur une même surface principale du composant, de part et d'autre d'une surface apparente de ladite région centrale, et dans lequel un sillon est formé dans toute ladite surface apparente et est rempli d'un verre de passivation (18). La surface du verre est recouverte, au-dessus du contour de chaque jonction, d'une métallisation (21, 22) en contact avec la couche correspondant à cette jonction.</P>
|
